近似加算器を用いた低消費電力 JPEG 回路に関する研究

濵寬之¹ 佐藤寿倫² 請園智玲²

概要: Digital Signal Processing (DSP) を行う音声処理,画像処理,データマイニングのようなアプリケーションは,必ずしも正確な演算を必要としない. JPEG 画像は、その性質を利用した画像処理アプリケーションの1つである.しかしながら, JPEG 画像を生成する際多数の計算を要する.近似演算器は,電力効率を高める有望な技術として研究者の間で注目を集めている.この演算器は、正確な演算をする代わりに近似値を出力する.近似的な演算を行うことで回路面積・消費電力・遅延の削減を実現する.我々は、近似計算技術を使用して JPEG 回路の低消費電力化の研究を実施している.しかしながら、以前の検討では近似計算技術を適用することによる効果は限定的であった.本報告では、この問題を解決するための訂正回路を提案する.実験により Ripple Carry Adder と比較して、画質を維持しつつ最大で約30%の電力削減を確認している.

キーワード:近似加算器, JPEG, DCT

1. はじめに

近似演算器は,遅延や電力効率を高める有望な技術とし て研究者の間で注目を集めている[1].この演算器は,正確 な演算をする代わりに近似値を出力する.近似的な演算を 行うことで回路面積・消費電力・遅延の削減を実現する. エラー耐性のあるアプリケーションに近似演算を適用する ことで,近似演算器は,従来は相反する関係にあったエネ ルギ効率と性能の両立を実現する可能性を秘めている.

エラー耐性のある代表的なアプリケーションとして、 Joint Photographic Experts Group (JPEG) [2]が挙げられる. JPEG は、静止画像符号化方式の国際標準である.離散コサ イン変換 (Discrete Cosine Transform, DCT) [3]を使用する方 式では、非可逆圧縮方式が採用されており、画質をある程 度犠牲にする代わりに、高い圧縮率を実現する.そのため、 画質に強いこだわりがない場合、大量の画像データのデー タ容量を抑えて保存することが可能である.また、IoT デ バイスではリソースに制約があるため、通信に利用できる 帯域幅が限られることが多い.これにより、JPEG のような 高圧縮技術は、リソース制約の厳しい IoT デバイスにおい て非常に有用である.一方で、DCT 処理には多量の加算を 必要とする.これにより、計算に大量の計算時間を要する [4]. そういうわけで、加算はエネルギや時間効率を決定す る. 本研究では、近似加算器を適用することによる JPEG 回路の低消費電力化を図る. 我々は、DCT 処理に多数の加算 が行われることに着目した. DCT 内の加算部分に対して、 近似加算を適用することで性能と消費電力のトレードオフ を図る. 以前の検討で近似加算器に Carry-Maskable Adder (CMA)[5]を用いたところ、効果は限定的であった[6]. 本報 告ではこの現象を考察し、この問題を解決する手法を提案 する.

この節では,研究背景や本研究の目的について述べた. 残りの節の構成は,以下のように構成される.次節では, JPEG のアルゴリズムの1つである DCT について解説し, 3 節では本研究のメインの近似加算器として使用した CMA について説明する.4節では,DCT に対しての近似適 用に関する関連研究や本研究における課題ついて述べ,こ の問題を解決するための訂正回路についても紹介する.5 節では実験方法と評価結果を示し,考察する.6節では, 本研究の総括を述べる.

2. JPEG

JPEG が提案する規格には,離散コサイン変換 DCT を用 いる方式と予測符号化を用いる spatial 方式がある. DCT 方 式は画質を犠牲にする代わりに高圧縮率を得ることができ る非可逆符号化方式である.必要に応じて圧縮率を選ぶこ とができる. Spatial 方式は画質の劣化が生じないが低圧縮

¹ 福岡大学大学院 工学研究科 電子情報工学専攻

Fukuoka University, Nanakuma, Fukuoka 814-0180, Japan 2 福岡大学 工学部 電子情報工学科

Fukuoka University, Nanakuma, Fukuoka 814-0180, Japan

率となる可逆符号化方式である.本研究では,DCT 方式に よる JPEG 圧縮を使用した.次節では,JPEG 圧縮の手順の 1 つである DCT について説明する.

2.1 DCT

DCT では、画像を空間情報から周波数情報に変換する. まず、8×8 ピクセル四方のブロックに分割し DCT によっ てブロック毎に周波数分解をする. DCT は以下のような式 で求める.

$$=\frac{1}{4}C(u)C(v)\sum_{x=0}^{7}\sum_{y=0}^{7}S(x,y)\cos\frac{(2x+1)u\pi}{16}\frac{(2y+1)v\pi}{16}\cdot\cdot\cdot(1)$$

ここで、u、v は DCT 行列の要素番号、x、y は画像行列 の要素番号、S(x,y)は画素のピクセル値である.また、u、 v=0 のとき C(u)、C(v)= $1/\sqrt{2}$ でそれ以外は1になる.DCT を施して求められた周波数は 8×8 サイズになり、図1の ように、左上が低周波数成分、右下が高周波成分になる.



2.2 Loeffler DCT

一般的には 2-D DCT は、計算の複雑性を緩和させるために、対応する行と列の 2 つの 1-D DCT に分解され、それぞれ行方向と列方向に沿って 2 回変換される.よって 2-D DCT は、図 2 に示すように 2 個の 1-D DCT と Transposition Memory を用いて実装される.ここで S はピクセル値、Z はRow DCT 後の DCT 係数、D'は Column DCT 後の DCT 係数、D は 1 つの DCT 係数を示している.しかしながら、1-D DCT による実装でも、依然として 2D-DCT の計算量は膨大である.



この問題を解決するために提案された DCT アルゴリズ ムが、Loeffler DCT[7]である.図3は、1-D Loeffler DCTの アルゴリズムを示している.1-D Loeffler DCTは、Stage0~ 3までの4個のステージに分けてDCT係数を計算する.左

端の数字は 8×1 画素値の要素番号を表しており,右端の 数字は,8×11-DDCT 要素番号を表している.各ステージ での入出力の関係は下図で説明されており,記号は下にあ る式に対応している.このアルゴリズムにより,11回の乗 算と29回の加算で1-DDCT係数を求めることができる.



3. Carry Maskable Adder

図4は、16-bit CMA の回路構成を示している. CMA は 従来の Ripple-Carry-Adder (RCA)に類似した構成を持つ. 具 体的には、従来の Full-Adder に相当する CMFA と呼ばれる 近似加算器を,リプル接続することで構成される. CMA は、 加算器を2つのパートに分けることができ、それぞれ下位 パートと上位パートに分けられる.

さらに, CMA では新たに追加された mask_x 信号によっ て近似精度を柔軟に制御することができる.





図 5 は、CMFA の回路図を示している. 2 つの回路には、 従来の FA の入出力信号に加えて、新たに Carry 制御信号 mask_x が追加される. mask_x=1 ならば、CMFA は従来の FA と同様の動作をする. 一方で、mask_x=0 のとき、CMFA は近似演算を行う. 出力 S は 2 入力 a と b の OR 演算によ って計算され、キャリー出力 Cout は 0 に固定される.



🗵 5 Carry-Maskable Full Adder

CMA は桁上げをマスクすることで,次の桁上げ入力 Cin への伝搬が抑制される.この結果,トランジスタの遷移回数が減少し,動的消費電力の削減につながる.本研究では, CMA をメインの近似加算器として採用した.

4. bit 幅選択とエラー訂正方式の検討

4.1 本研究における既知の課題

これまでに、CMA を適用することにより消費電力が増大 することを確認している[6]. この現象が引き起こされた原 因は以下の3 つである. 1) CMA は、キャリーをマスクし キャリー伝搬を抑制することで電力削減を実現している. キャリーをマスクすることよって、正確値より小さい値が 出力されるため、エラーの大きさは負の方向に偏る[8]. 2) 画像処理・音声処理といった信号処理のアプリケーション では、入力値は、符号なし整数の一様分布に従うのではな く、符号あり整数の正規分布に従うことが知られている [9, 10]. つまり、絶対値の小さな値の入力が頻繁に入力される. [6]でも、DCT の入力値の絶対値は非常に小さな値であった ことが判明している. 3) 2.2 節の Loeffler DCT のフローチ ャートから見られるように、4 つのステージに分かれてお り、それぞれのステージの演算結果が次のステージに引き 継がれる.

(1)~(3)の特徴を考慮すると,通常の加算時と比べて, JPEG アプリケーションに CMA を適用した場合,絶対値が 小さい負数が含まれる加算割合が増加する.これにより, マスクすればするほど,負数の加算を実行する確率が増え, 正確なパートでもキャリーが発生し,結果として予想しな い形で電力増大という結果を引き起こした[6].この問題を 解決するために,4.3 節で Error Correction Scheme (ECS)を 提案する.

一方で(2)の特性は、入力値の bit 幅を効率的に削減できることに繋がる.これについて、次節で紹介する.

4.2 Park's Algorithm

DCT へ近似計算技術を適用する様々な提案がされてきた:DCT 処理のアルゴリズムの改良[11], cos 定数項のシフト演算化[12, 13] (Canonical Signed Digit (CSD), Constant Multiplication Factor (CMF)), 値, bit 幅の切り捨て[14], 近似加算器の適用[15-21]等である.本研究では,近似加算器とbit 幅の切り捨て[14]の2つの技術を組み合わせて低消費電力化を図る. Park らは, 4.1 節で述べた(2)の特性に着目してそれぞれのDCT 係数に適切なbit 幅を割り当てる手法を提案した[14]. 具体的には, 圧縮画像に影響を与えにくい高周波成分のDCT 係数から順にbit 幅を削減することで画質を維持しつつ低消費電力化を達成している.また, Parkらは閾値として PSNR を, 34dB, 32dB, 30dB に設定し、閾値を設定しない場合も含めた計4つのレベルのbit 幅を提案している.本研究では,近似加算器の特性を最大限に生かすため, PSNR 閾値 34dB でのbit 幅を選択した.

Loeffler DCT の加減算部分に近似加算器 CMA を適用し, 低消費電力化を目指し, PSNR と SSIM の観点からその性 能を評価する.

4.3 Error Correction Schemes

上述の問題を解決するために本報告で ECS を提案する. 図 6 は, n-bit ECS である. ECS は, Error Detection Circuit (EDC) と Error Correction Circuit (ECC) から構成される.S' は元の近似和, Flag は制御信号, S は訂正後の近似和, i は 訂正する近似和 S'の最下位 bit 位置を示している.EDC の Flag 信号が検知されたとき(Flag = 0), 下位 bit から上位 bit にかけて訂正した和 S を出力する. (a)は EDC を示してい る. ECC-I では、Flag 信号が検知されたとき i から最上位 の和 bit までの値を強制的に 0 にする. それ以外の時は, 元の近似和を保持する. ECC-II では, Flag 信号が検知され たとき出力和は0に固定される. それ以外の時は, 元の近 似和を保持する.本研究では、i=1(-4≤S'<0)とi=3(-16≤S'<0) における ECS の回路評価と JPEG 回路の評価を行った. i=1 のときの ECC-I と ECC-II の状態をそれぞれ S1-I・II Scheme と、i=3のときの ECC-I と ECC-II の状態をそれぞれ S3-I・ II Scheme と呼ぶことにする.







(b) Error Correction Circuit - I



(c) Error Correction Circuit - II☑ 6 Error-Correction Schemes (ECS)

5. 実験

本節では, CMA を適用しながら bit 幅選択アルゴリズム と ECS を適用した場合の実験結果をそれぞれ報告する.5.1 節では実験方法について述べる.5.2 節で bit 幅選択アルゴ リズムと CMA を適用した場合の画像評価と消費電力の結 果を説明し,5.3 節で ECS 付き CMA を JPEG に適用した時 の画像評価と消費電力の結果について考察する.最後の5.4 節で, CMA を代表的な近似加算器と比較する.

5.1 実験方法

本実験では、まず CMA と Park's Algorithm を適用した際 の画像評価と消費電力の評価を行う. 画像評価では、 Loeffler DCT を使用し、C++言語で実装されている JPEG 圧 縮プログラム[22]を利用する. Loeffler DCT 内部の stage0 か ら stage3 にかけての加減算を、C 言語で実装した CMA に よる近似加算に置き換えて画像を圧縮する. よって、近似 演算を適用した部分は、図 7 の赤い部分である. また、4.2 節で紹介した bit 幅選択を上記の JPEG 圧縮プログラム上 に実装した.



図 7 近似加算の適用部分

圧縮前後の2 画像を比較して画像の品質を評価する. 評 価画像には、255×255pixelのlena画像、349×349pixelの baboon画像、512×512pixelのfl6画像とpepper画像を用 いる. 評価画像の指標として PSNR (Peak Signal to Noise Ratio), SSIM (Structual SIMilarity)を使用する. 一般的に、 使用されている評価目安を表1に示す.本研究では、PSNR の閾値を 30dBに、SSIMの閾値を 0.90に設定する.

	**	11 11 11 11 1
PSNR	SSIM	主観評価
40dB 以上	0.98 以上	元画像と区別がつかない
30~40dB	0.90~0.98	拡大すれば劣化がわかる
30dB 以下	0.90 以下	明らかに劣化がわかる

表 1 評価画像の指標[23]

消費電力の評価では、32-bit CMA と RCA を Verilog-HDL で実装し消費電力の評価を行い、比較する. VCS によるシ ミュレーションを実行し、その結果をもとに Design Compiler で消費電力の評価をした. 合成には 45nm Nangate セルライブラリ[24]を利用した. シミュレーションの入力 には DCT 内の加算の加数と非加数を与えた.

また, CMA の性能を確かめるために,他の近似加算器と 比較した.比較対象として,代表的な近似加算器である, ACA-I [25], ACA-II [26], ETA-II [27], GDA [28], GeAr [29], LOA [30]を採用した.ACA-I, ACA-II, ETAII, GDA, GeAr, LOA を C 言語で実装し, CMA と同様に図 7 の赤い部分に 近似加算器を適用させ評価を行う.

32-bit ACA-I, ACA-II, ETAII, GDA, GeAr, LOA \overleftarrow{c} Verilog-

HDL で実装し消費電力の評価を行う. ACA-I, ACA-II, ETAII, GDA, GeAr は[31]で公開されているオープンソー スライブラリを元に, bit 長を 32-bit に拡張して実装した. それぞれの近似加算器の性能を最大限に引き出すため, [25-30]にしたがって表 2 の最適な回路構成パラメータを選ん だ. それぞれの構成パラメータの意味は, [25-30]を参考に してほしい. また, GDA に関してはマルチプレクサを用い て動的に Previous bit を変更できるが, 今回は, 静的な設計 にしている.

表 2	回路構成パ	ラ	メ	ータ
-----	-------	---	---	----

	k (sub- adder)	Previous bit	Resultant bit	Apx Lower bit
ACA-I	4	4	1	-
ACA-II	4	2	2	-
ETA-II	4	2	2	-
GDA	4	8	4	-
GeAr	12	8	4	-
LOA	-	-	-	4

5.2 Park's Algorithm の評価結果



図 8 評価画像

図 8 は CMA を適用したときの評価画像の結果である. (a)は通常の JPEG 画像,(b)は Park's Algorithm を適用した JPEG 画像,(c)は Row DCT と Column DCT の両方に近似加 算を適用させたときの画像、(d)と(e)は Column DCT のみに 近似加算を適用させたときの画像である. CMA の動的な 近似精度調節機能を活用し, Row DCT のマスク bit 数を 0 (すなわち正確な演算) に設定することで Column DCT に のみ近似演算を適用することを実現した.(c)と(d)はマスク bit 数が 4,(e)はマスク bit 数 7 の時の評価画像を示してい る.評価画像の結果から分かるように, Row DCT に近似を 適用することで縦のノイズが顕著に表れた.(e)の画像は Column DCT にのみマスク bit 数が 7 を適用したが,(c)より もノイズは軽微である.よって,これ以降の結果は Column DCT にのみ近似を適用した場合の結果を示す.

図 9 と 10 は Park's Algorithm と CMA を適用したときの PSNR と SSIM の結果である. 横軸はマスク bit 数を, 縦軸 はそれぞれ PSNR と SSIM 値を示している. 凡例は評価対 象の画像に対応している. PSNR に関しては, マスク bit が 6 以降になると閾値を下回る結果となった. SSIM に関して は, lena と pepper 画像において近似を適用しなくとも閾値 を下回った. しかし, これらの画像は通常の JPEG 圧縮を 施した場合でも SSIM 値が閾値を下回ることが確認されて いる. したがって, 通常の JPEG 画像の SSIM 値と比較す ると, Park's Algorithmn や CMA の適用による画像劣化は軽 微であるといえる.



図 10 SSIM (Apx Col DCT)

続いて、Park's Algorithm と CMA を適用したときの消費 電力について考察する.図11は、消費電力の結果である. 縦軸が消費電力の大きさ、横軸はマスク bit 数を示してい る.消費電力は Park's Algorithm に 32-bit RCA を適用させ たときの大きさで正規化している.また凡例は、各画像の 消費電力の結果に対応している.どの画像も消費電力を削 減することに成功した.先行研究[6]では電力が増大した lena も、Column DCT にのみ近似を適用させることで最大 で約3%電力削減に成功した.





評価画像と消費電力の結果の結果より, Row DCT 内の入 力に負数が多く含まれている可能性があることを示唆して いる.図12は, CMA の符号計算エラーの一例を示してい る. この例では 16-bit CMA は上位 8-bit に正確な加算を行い,下位 8-bit に不正確な演算を適用する構成となっている. 例えば 128 と-128 を加算する場合,正しい結果は 0 であるにもかかわらず,CMA では-128 が出力される.これにより画像のノイズが顕著に表れたのではないかと推測する.また,この負数の近似和は次の計算でも使用されるため,4.2 節で解説したような Carry 伝搬を引き起こし消費電力が増大した.

	XOR	OR	
	00000000	1000000	128 ₁₀
+	11111111	1000000	-128 ₁₀
	11111111	1000000	-128 ₁₀

🗵 12 Sign Calculation Error

しかし, Column DCT にのみ近似を適用することで[6]の ような電力増大は見られなかったものの,近似適用による 消費電力の増大は依然確認でき, RCA と比較して約2%の 電力増大を引き起こしている.

5.3 Error Correction Scheme

この節では, ECS を JPEG アプリケーションに適用した 場合の性能と消費電力の評価を示す. ECSs を JPEG アプリ ケーションに適用し, 画像評価と電力評価を行った. 実験 方法は, 5.1 節と同じである.



図 13 は, f16 画像の結果である. (a)は Park's Algorithm, (b)は従来の CMA, (c)~(f)はそれぞれ, S1-I, S1-II, S3-I, S3-II を CMA に適用したときの JPEG 画像を示している. なお(b)~(f)の CMA のマスク bit 数は4に設定されている. 画像劣化は S3-I を除く方式で確認できなかった.また,こ れ以降は f16 の結果のみを示しているが他の 3 枚の画像で も ECS 適用による同様の効果が確認できた.



図 14 PSNR (f16)



図 15 SSIM (f16)

図 14 と 15 は, f16 画像の PSNR と SSIM である. 縦軸は PSNR または SSIM 値を, 横軸はマスク bit 数をそれぞれ示 している. 凡例は誤り訂正方式に対応している. S3-I を除 く方式ではマスク bit 数が5 まで, ほとんど PSNR と SSIM の値は変化しない. マスク bit 数が5 を超えると, PSNR と SSIM の値が減少し始めている.





図 17 電力増大の消失 (lena)

図 16 は f16 画像の消費電力である. 横軸はマスク bit 数 を,縦軸は消費電力の大きさをそれぞれ示している. 32-bit Ripple Carry Adder での消費電力で正規化している. どの画 像の場合も ECS を適用することで,エラー訂正無しの CMA と比較して消費電力を削減することに成功している. 最大 では約 30%の電力削減に成功している.

図 17 は 5.2 節で電力増大が確認された lena 画像の消費 電力の結果を示している. ECS 無しの CMA では消費電力 が増大する結果もあったが, S3-II 方式を採用することで, 電力が増大するという現象は解消された. DCT 入力値が絶 対値の小さな負数である割合が非常に高いことが予想でき る. キャリーマスクによって, 負数が出力されていたとこ ろを 0 に置き換えることによりキャリー伝搬が抑制され消 費電力の削減につながったと思われる. ECS 適用により負 数によるキャリー伝搬を抑制できた. S3-I 方式でも, f16 画像の結果のように電力削減に成功 している例もある.しかしながら, PSNR や SSIM の評価 結果を考慮すると S3-II 方式を採用することが望ましい.

5.2 節と5.3 節の結果から、Column DCT のみに近似を適 用した方が望ましく、CMA に S3-II 方式を採用することで、 RCA より消費電力を大幅に削減することができる.また、 画質評価の結果を考慮すると CMA のマスク bit 数は5 が 望ましい.

5.4 比較評価

CMA の性能を確かめるため他の近似加算器との比較評価も行った.図18は,f16画像圧縮の結果である:(a)ACA-I,(b)ACA-II,(c)ETA-II,(d)GDA,(e)GeAr,(f)LOA,(g)CMA(RowとColumnDCTに近似)(h)CMA(ColumnDCTに近似)(i)ECS付きCMA(ColumnDCTにのみ近似).LOAを除くすべての近似加算器で画像圧縮に失敗している.画像圧縮できたのは,LOAとCMAを適用した場合のみであった.



この原因は、これらの加算器が2の補数演算に対して脆弱性を有し、その回路構造に起因している. GeAr は ACA-I, ACA-II, ETAII を包括的に含む構造を持つ. GDA も Carry を予測するための bit 数をマルチプレクサで制限する. そ のため、上記のような加算器は似たようなエラー挙動をす る. そこで GeAr の回路構造に着目する.

GeAr 等の Carry 予測型加算器の設計における前提条件 は、クリティカルパスのキャリーチェインがめったに発生 しないことである.しかし、この前提は符号なし整数が一 様分布に従う場合を想定しており、JPEG のような符号あ り整数の入力が正規分布に従う場合を考慮していない.

符号あり整数が絶対値の小さな正規分布に従う場合,最 大キャリーチェイン長は,全体の加算器長とほぼ同じにな る[32].このような加算器全体のキャリーチェインを GeAr は考慮しないため,遅延・消費電力,誤差距離の拡大など, 設計上の理想性能から大きく乖離する結果を示した.

この現象は、絶対値の小さな異符号同士の加算で特に顕 著に発生する.図 19 は、GeAr の P=8、R=4、k=12 の時 の回路構成による近似計算の一例である.整数 A と B を加 算するときに、それぞれの i 番目の bit 位置の Carry 生成信 号 g_i 、Carry 伝搬信号 p_i 、kill 信号 k_i を $g_i = A_i \cdot B_i, \quad p_i = A_i \oplus B_i, \quad k_i = \overline{A_i + B_i} \cdot \cdot \cdot \cdot (2)$

と定義する.よって,上部の記号はそれぞれの bit 位置で生成される信号の種類を示している.

													•			p =	- 8			_	р	=	8						
	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	g	k	р	k	g	g	р	
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	0	1	1	0	(-4210)
+)	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	1	1	(7110)
	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	1	(-6550710)

図 19 Carry 予測型近似加算器のエラー

図 19 のように、絶対値の小さな異符号同士を加算する 場合、上位 bit から下位から数 bit にかけて、キャリー伝搬 信号が連続的に発生する.通常の加算では、下位 6bit 目の キャリー生成信号 g_6 が最上位 bit まで伝搬する.これによ り、出力和の上位 bit には 0 が並び、正しい正の数として 計算される.一方で、近似演算では g_6 のキャリーが考慮で きるのは、下位 15 番目のキャリー伝搬信号 p_{15} までである. これは、伝搬可能な範囲 P=8 に基づいており、 g_6 のキャリ ーを考慮できるのは p_{15} までに限られるためである.それ以 降の sub-adder は、 g_6 の信号は見えない.

この例では、青色と緑色の sub-adder がg₆のキャリーを用 いて伝搬を行う. その結果、中間 bit まではg₆のキャリーが 正しく伝搬するが、上位 bit では伝搬できず、結果として1 が並ぶ. このように、中途半端にキャリーが伝搬したこと で、本来の値とは大きく乖離した誤差が生じる. 上記の例 では、本来の値は-42+71=29 であるが、近似加算では-65507 という大きく異なる結果が生じる. その結果、相対誤差は 約 225986%と驚異的な誤差を生んでいる. JPEG のエラー 耐性をはるかに超えた誤差により、圧縮に失敗したと推測 する.

LOAの画像はCMAと類似した回路構成を持つため圧縮 が可能であり、視覚的にも大きなノイズは見られない.こ れ以降はLOAとCMA画像の画質を比較する.

図 20 と 21 は f16 画像の PSNR と SSIM の結果である. 縦軸は PSNR と SSIM 値, 周りの凡例はそれぞれの近似加 算方式である. オレンジ色の線グラフは Row と Column DCT 両方に近似計算を適用したときの結果を, 青色の線グ ラフは Column DCT にのみ近似計算を適用したときの結果 をそれぞれ示している.ここで適用したマスク bit 数は 4 で ある.

LOA の結果については、いずれも Park's Algorithm 画像 よりも PSNR と SSIM 値が減少している. PSNR は lena を 除く画像で、約 2.7~3.3dB 減少が見られ, lena に至っては、 約 11.8dB もの大幅な低下が確認された. SSIM においても、 どの画像も約 0.05~0.10 減少が見られる.

CMA については Row と Column DCT 両方に近似計算を 実行した場合, LOA より評価結果が悪かった.しかし Column DCT にのみ近似計算を実行した場合, LOA よりも 良好な結果が得ることができた.この結果は, LOA は設計 段階で近似精度が固定化されてしまうのに対し, CMA は 動的に近似精度を変更できるという利点を生かしたためだ と考えられる.



図 22 消費電力 (f16)

図 22 は、f16 の各近似加算器の消費電力の結果を示して いる.縦軸は各近似加算器の種類を、横軸は消費電力の大 きさを示している. CMA と LOA 以外の近似加算器は圧縮 に失敗しているためここでは触れない. Row DCT と Column DCT の両方と Column DCT にのみ近似を適用した ときの CMA のマスク bit 数は 4 である.消費電力は 32bit RCA の消費電力を基準として正規化している.

最も電力効率に優れた近似加算器はLOAであった.RCA と比較して,最大で約37%の電力削減に貢献している. CMA は消費電力の観点では,LOA に次ぐ良好な結果を示 している.特に Column DCT に近似演算をした場合にS3-II を用いることで,消費電力削減に成功している.PSNR と SSIM 値を考慮すると最も電力効率と画質のトレードオフ に優れているのは,Column DCT に近似演算を適用しS3-II を組み合わせた CMA である.

6. まとめ

本研究では、JPEGの DCT 処理に近似加算器 CMA を適

用し,低消費電力化を図った. CMAは,キャリーをマスク することで計算精度を調整できる加算器であり、近似計算 を行うことで RCA と比較して消費電力を削減できる. し かしながら,近似計算による出力値の誤差の影響で, CMA を適用した効果は限定的であった.この原因は、2の補数 演算に起因する計算エラーである.この問題を解決するた めにエラー訂正回路 ECS を提案した.提案した ECS を CMA に適用することで、RCA と比較して画質を維持しつ つ最大で約30%の電力削減を達成した.また、CMAの性 能を検証するために、代表的な近似加算器との比較研究も 行った.この比較研究では、LOA や CMA 以外の近似加算 器が JPEG 圧縮に失敗することが確認された.これは、そ れらの加算器が符号なし整数同士の加算を想定して設計さ れているためである. 電力効率の評価では, LOA が比較対 象の近似加算器の中で最も優れた電力効率を示した.しか し、画質評価を加味した場合、CMA に ECS を適用した方 式が、画質と電力のトレードオフの点で最も優れた性能を 発揮することが示された.

謝辞

本研究の一部は, 福岡大学の研究助成(助成番号: GR2410) および JSPS 科研費 20H00590 の助成を受けたものです.ま た本研究は, 東京大学 VDEC 活動を通してシノプシス合同 会社の協力で行われたものである.

参考文献

- H. Jiang et al., "Approximate arithmetic circuits: A survey, characterization, and recent applications," in Proceedings of the IEEE, Vol. 108, No. 12, 2020, pp. 2108-2135.
- G. K. Wallace, "The JPEG still picture compression standard," in IEEE Transactions on Consumer Electronics, 1992, pp. xviii-xxxiv.
- [3] N. Ahmed et al., "Discrete cosine transform," in IEEE Transactions on Computers, 1974, pp. 90-93.
- [4] D. Mohapatra et al., "Design of voltage-scalable meta-functions for approximate computing," Design, Automation and Test in Europe, 2011, pp. 1-6.
- [5] T. Yang et al., "A low-power configurable adder for approximate applications," 19th International Symposium on Quality Electronic Design, 2018, pp. 347-352.
- [6] H. Hama et al., "Negative impact of approximated signed addition on power reduction," International Symposium on Devices, Circuits and Systems, 2023, pp. 1-6.
- [7] C. Loeffler et al., "Practical fast 1-D DCT algorithms with 11 multiplications," International Conference on Acoustics, Speech, and Signal Processing, Vol.2, 1989, pp. 988-991.
- [8] T. Ukezono, "Evaluations of CMA with error corrector in image processing circuit," in International Journal of Networking and Computing, Vol.9, No.2, 2019, pp.301-317.
- [9] A. Cilardo, "A new speculative addition architecture suitable for two's complement operations," Design, Automation and Test in Europe, 2009, pp. 664-669.
- [10] D. Esposito et al., "Approximate adder with output correction for error tolerant applications and Gaussian distributed inputs," IEEE International Symposium on Circuits and Systems, 2016, pp. 1970-1973.
- [11] Z. Wu et al., "An improved scaled DCT architecture," in IEEE Transactions on Consumer Electronics, Vol. 55, No. 2, 2009, pp. 685-689.

- [12] L. Cai et al., "Design of approximate multiplierless DCT with CSD encoding for image processing," IEEE International Symposium on Circuits and Systems, 2021, pp. 1-4.
- [13] B. Garg et al., "Energy scalable approximate DCT architecture trading quality via boundary error-resiliency," 27th IEEE International System-on-Chip Conference, 2014, pp. 306-311.
- [14] J. Park et al., "Dynamic bit-width adaptation in DCT: An approach to trade off image quality and computation energy," in IEEE Transactions on Very Large Scale Integration Systems, Vol. 18, No. 5, 2010, pp. 787-793.
- [15] M. Pashaeifar et al., "Approximate reverse carry propagate adder for energy-efficient DSP applications," in IEEE Transactions on Very Large Scale Integration Systems, Vol. 26, No. 11, 2018, pp. 2530-2541.
- [16] V. Gupta et al., "Low-power digital signal processing using approximate adders," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 32, No. 1, 2013, pp. 124-137.
- [17] R. Nayar et al., "Image compression using approximate addition," IEEE Region 10 Conference, 2021, pp. 1-6.
- [18] H. A. F. Almurib et al., "Approximate DCT image compression using inexact computing," in IEEE Transactions on Computers, Vol. 67, No. 2, 2018, pp. 149-159, 2018.
- [19] Y. Guo et al., "Design of power and area efficient lower-part-or approximate multiplier," IEEE Region 10 Conference, 2018, pp. 2110-2115.
- [20] M. Vasudevan et al., "Image processing using approximate datapath units," IEEE International Symposium on Circuits and Systems, 2014, pp. 1544-1547.
- [21] F. S. Snigdha et al., "Optimal design of JPEG hardware under the approximate computing paradigm," 53nd ACM/EDAC/IEEE Design Automation Conference, 2016, pp. 1-6.
- [22] https://github.com/richgel999/jpeg-compressor/, (参照 2025-2-6)
- [23] The Silicon Integration Initiative Inc. Open cell and free PDK libraries, <u>https://si2.org/open-cell-library/</u>, (参照 2025-2-6)
- [24] 小箱雅彦, "電子化文書の画像圧縮ガイドライン,"月刊 IM, Vol. 50, No.5, 2011, pp. 21-24.
- [25] A. K. Verma et al., "Variable latency speculative addition: A new paradigm for arithmetic circuit design," Design, Automation and Test in Europe, 2008, pp. 1250-1255.
- [26] A. B. Kahng et al., "Accuracy-configurable adder for approximate arithmetic designs," 49nd ACM/EDAC/IEEE Design Automation Conference, 2012, pp. 820-825.
- [27] Ning Zhu et al., "An enhanced low-power high-speed Adder For Error-Tolerant application," the 12th International Symposium on Integrated Circuits, 2009, pp. 69-72.
- [28] R. Ye et al., "On reconfiguration-oriented approximate adder design and its application," IEEE/ACM International Conference on Computer-Aided Design, 2013, pp. 48-54.
- [29] M. Shafique et al., "A low latency generic accuracy configurable adder," 52nd ACM/EDAC/IEEE Design Automation Conference, 2015, pp. 1-6.
- [30] H. R. Mahdiani et al., "Bio-inspired imprecise computational blocks for efficient VLSI implementation of soft-computing applications," in IEEE Transactions on Circuits and Systems I: Regular Paper Vol. 57, No. 4, 2010, pp. 850-862.
- [31] <u>https://sourceforge.net/projects/approxadderlib/files/</u>, (参照 2025-2-6)
- [32] D. Esposito et al., "Variable latency speculative parallel prefix adders for unsigned and signed operands," in IEEE Transactions on Circuits and Systems I: Regular Papers, Vol. 63, No. 8, 2016, pp. 1200-1209.